19 日本国特許庁(JP)

⑩ 公 開 特 許 公 報 (A) 平2-61731

@Int. Cl. 5

庁内整理番号

40公開 平成2年(1990)3月1日

G 06 F 11/28 11/22

3 1 0 E 3 4 0 Z

識別配号

7343-5B 7368-5B

審査請求 未請求 請求項の数 2 (全5頁)

図発明の名称

マイクロプロセツサ

②特 願 昭63-213974

②出 頭 昭63(1988) 8月29日

⑫発 明 者 金 子

克 幸

大阪府門真市大字門真1006番地 松下電器産業株式会社内

勿出 願 人 松下電器産業株式会社

大阪府門真市大字門真1006番地

何代 理 人 弁理士 栗野 重孝

外1名

明 細 書

1、発明の名称

マイクロプロセッサ

- 2、特許請求の範囲
- 命令テコード回路と、この命令デコード回路 から出力される分岐命令の実行を示す分岐命令信 母線と、この線上の信号を保持する保持回路と、 分岐命令の実行によって出力される分岐アドレス に同期して前記保持回路の出力を外部に送出する 出力手段と、この出力手段に接続された出力端子 とを含むことを特徴としたマイクロプロセッサ。 (2) 命令デコード回路と、この命令デコード回路 から出力される分岐命令の実行を示す分岐命令信 号と、この線上の信号を保持する保持回路と、第 1の境界レジスタと、第2の境界レジスタと、分 岐命令の実行によって出力される分岐アドレスと 前記第1及び第2の境界レジスタの値とこの分岐 アドレスを比較し、分岐アドレスが前記第1及び 第2の境界レジスタの値の範囲にあるかを判断す る比較回路と、前記比較回路の出力によって前記

保持回路の出力を外部に送出する出力手段と、この出力手段に接続された出力端子とを含むことを 特徴としたマイクロプロセッサ。

3、発明の詳細な説明

産業上の利用分野

本発明は、マイクロプロセッサの構成に関する ものであり、特に命令実行のトレースが外部から 容易に行えるマイクロプロセッサに関するもので ある。

従来の技術

マイクロプロセッサの動作を評価する場合で、或いはマイクロプロセッサ・システムを用いての力の力を発行う場合で、プロセッサが正常にで、変にはプロセッサが正常にで、変に出力するために出力する方法がある。このような場合で、第4回に、このような場面の構成を示す。第4回に、このような場面の構成を示す。第1回

発明が解決しようとする課題

このような従来の回路ではマイクロプロセッサが命令フェッチを行うかを常に監視するための論理回路6が必要である。また、マイクロプロセッサの1回の命令フェッチにトレースメモリーの1

本発明は上記した構成により、分岐命令実行時にマイクロプロセッサが出力する分岐アドレスに同期して、分岐命令フェッチであることを示す信号が出力される。分岐命令以外の命令実行においては命令フェッチ・アドレスは1ずつ増加するだけであるから、この信号によって分岐アドレスを順次トレースメモリに読み込むことによって、マイクロプロセッサにおける命令実行の様子が全て醍醐できることになる。

実 施 例

ワードを使用するために最大なプログラム或いは ループやジャンプを多く含むプログラムを実行す る場合には多量のトレースメモリが必要となる。

本発明はこのような点に関してなされたものであり、マイクロプロセッサに容易なハードウェアを付加することによって実行命令のトレースを容易にすることを目的としている。

課題を解決するための手段

本発明は上記問題点を解決するために、マイクロプロセッサの命令デコード回路から出力される分岐命令実行を示す信号線を一時的に保持し、分岐後の命令をフェッチするためにマイクロプロセッサが分岐アドレスを出力するのに同期して、この保持回路の出力を外部に送出する。

さらに、分岐アドレスに対してアドレスの境界を示す一組の境界レジスクと、分岐アドレスかこの境界レジスクの示す境界内にあるかどうかを判定する比較回路を備え、境界内へ分岐した場合のみ保持回路の出力を外部に送出する。

作 用

LU15のプラグなどが格納される状態レジスタ 19などが接続されている。プロセッサが主メモ りの所定の番地に格納されている命令を実行する 場合、プログラムカウンタ20からアドレスレジ スタ15、アドレス出力回路14を介してアドレ スパス11に所定のアドレスが出力され、このア ドレスに対応する主メモリの内容がデータバス1 0、データ入出力回路12、データレジスタ13 を介して命令レジスタ21に読み込まれる。読み 込まれた命令はデコーダ22において解読されマ イクロプロセッサ各部に送出される。デコーダ2 2から出力される制御線23のうち、分岐命令信 号線24は、マイクロプロセッサ内の関係するブ ロックに逆出されると同時に保持回路25に接続 され、出力回路26及び出力端子27を介してマ イクロブロセッサ外部に出力されている。

主メモリから読み出され命令レジスタ21 に格納された命令が分岐命令である場合、マイクロプロセッサは状態レジスタ19の値を参照して次命令のフェッチを予め+1 増加されたプログラムカ

ウンタ20の示すアドレスから行うか、分岐命令 で指示された分岐アドレスから行うかを判断する と同時に、分岐命令信号線24を介して保持回路 25にデコーダ22からの分岐命令信号、すなわ ち論理1を保持する。この保持回路25の出力は 次命令のフェッチアドレスが、アドレスレジスタ 15からアドレス出力回路14を経てアドレスバ ス11に送出されるタイミングに合わせて、出力 回路26から出力端子27に出力される。換目す れば、出力端子27にはマイクロプロセッサが分 **岐命令実行後に初めてフェッチにいくアドレスに** 同期して論理1が出力される。従ってこの出力端 子27上の信号を使ってアドレスパス11上のア ドレスをトレースメモリに順次格納していくこと によって、分岐命令直後に実行される命令のアド レスがトレースメモリに順次格納されることにな る。分岐命令以外の命令実行においては命令フェ ッチアドレスはブログラムカウンタ20において 白成される+1ずつ増加する値となるから、トレ ースメモリに格納されたアドレスを観測すること

によってマイクロブロセッサにおける命令実行の 様子が全て観測できることになる。

- 第2図は本発明の第2の実施例を示すプロック 図である。第2図において30~47は第1図に おける10~27に同じである。分岐命令信号4 4 及び状態レジスタ39の出力は状態セレクタ4 8に送出され、ここで分岐条件が判定され実際に 分岐が生じる場合のみ分岐実行信号線49に給理 1 が送出される。以下、第1の実施例において説 明したように、この信号は分岐先アドレスがアド レスレジスタ35からアドレス出力回路34を経 てアドレスパス31に送出されるタイミングに合 わせて出力回路46から出力端子47に出力され る。すなわち出力端子47にはマイクロプロセッ サか分岐命令を実行し実際に分岐を行った後に初 めてフェッチにいくアドレスに同期して論理1が 出力される。従ってこの囃子を用いてトレースメ モリに格納された内容は実際に分岐した飛び先の みとなり、トレースメモリの消費量は第1の実施 例におけるトレースメモリの消費品よりもさらに

少ないものとなる。

第3図は本発明の第3の実施例を示すブロック 図である。第3図において50~67は第1図に おける10~27に同じであり、68~69は第 2四における48~49に同じである。内部テー タパス56には上限レジスタ70及び下限レジス タ71が接続されており、この2本のレジスタの 出力及びアドレスレジスタ55の出力が比較回路 72の入力となっている。この比较回路72はア ドレスレジスタ55の出力するアドレス値が2つ のレジスタ70及び71の示すアドレス値の間に ある時に論理1をAND回路73に出力する、A ND回路73の一方の入力は分岐実行信号線69 であり、出力は保持回路65に送られている。本 実施例は第2の実施例と次の点で異なっている。 すなわち、出力端子67に論理1が出力されるの は、マイクロプロセッサが分岐命令を実行して実 際に分岐を行い、かつ分岐先アドレスが上限レジ スタ70及び下限レジスタ71で示された範囲で ある場合である。従って、この端子を用いてトレ

ースメモリに格納された内容は、2つのレジスタ 70及び71で示された範囲での飛び先のみであり、第2の実施例に比べてトレースメモリの消費 はさらに少ないものとなる。

発明の効果

本発明は、以上説明したように、分岐命令実行 後の或いは分岐実行後の命令フェッチアドレスの 送出に周期して特定の出力を外部に送出する手段 を付加することによって、プロセッサ外部におけ る命令のトレースが容易に行うことができるマイ クロプロセッサを構成することができる。さらに このような構成によって、トレースメモリの消費 を減らすことができ、より大きなプログラムのト レースが可能となり実用的にきわめて有用であ る。


4、図面の簡単な説明

第1図は本発明の第1の実施例におけるマイクロプロセッサの構成を示すプロック図、第2図は本発明の第2の実施例におけるマイクロプロセッサの構成を示すプロック図、第3図は本発明の第


3の実施例におけるマイクロプロセッサの構成を 示すプロック図、第4図は従来のマイクロプロ セッサの命令実行のトレースを行う装置の構成図 である。

21.41.61……命令レジスタ、22.4 2.62……デコーダ、25.45.65……保 時回路、26.46.66……出力回路、48. 68……状態セレクタ、70……上限レジスタ、 71……下限レジスタ、72……比較回路。 代理人の氏名 弁理士 栗野蛮孝 ほか1名


第 1 图



第 2 図



第 3 図



第 4 図

